Workshop vom 27. bis 28.10.2011 in Mannheim

Referent: Dr. Thomas Kuhn

Detaillierte Informationen zu dem Seminar und die Anmeldemöglichkeit finden Sie unter:

www.dia-bonn.de/msd1_2011 

Inhalt:
Im Rahmen dieses Seminars werden Grundlagen der Programmierung von Mehrkernprozessoren vermittelt. Thematisiert werden Synchronisationsmechanismen, atomare Operationen, Verklemmungs- und wartefreie Algorithmen, sowie die Optimierung von Caches und Speicherzugriffen.

Das Seminar beginnt mit Synchronisationsmechanismen, die im Allgemeinen von Betriebssystemen angeboten werden, wie beispielsweise Semaphor- und Monitorkonzepte, deren Varianten sowie deren Implementierung.

Des Weiteren stellen wir im Rahmen dieses Workshops atomare Operationen vor, die eine Hardwareunterstützung für die parallele Programmierung bieten und unabhängig von Betriebssystemen funktionieren. Dieses Seminar stellt atomare Operationen gängiger Prozessoren aus dem Desktop- und eingebetteten Bereich vor und beschreibt deren Wirkungsweise und Anwendungsmöglichkeiten.

Basierend auf atomaren Operationen ist mit Verklemmungs- und wartefreie Algorithmen ein neues Programmierkonzept entstanden, das Verklemmungen, bzw. Deadlocks gänzlich vermeidet. Dieser Fehlertyp ist neben dem Auftreten von inkonsistenten Daten die zweithäufigste Fehlerquelle in parallelen Algorithmen. Das Seminar vermittelt die Grundlagen dieser Ansätze anhand eines praxisnahen Beispiels.

Neben den Ansätzen zur parallelen Programmierung thematisiert das Seminar auch die effiziente Nutzung von Variablen in parallelen Programmen. Dies ermögliche spürbare Geschwindigkeitsverbesserungen bei einer korrekten Platzierung von Daten auf Prozessorkernen. Ferner erklären wir die Bedeutung von Cache-Speichern sowie Optimierungspotentiale bezügliche Cache Lines. Anhand von Beispielaufgaben werden die Effekte einer unterschiedlichen Datenanordnung verdeutlicht und die vorgestellten Konzepte weiter vertieft.

Zielsetzung:
Ziel des Seminars ist die Weiterbildung von Fachkräften im Hinblick auf die Programmierung aktueller und zukünftiger Mehrkernprozessoren. Dabei wird nicht nur die Optimierung von Algorithmen fokussiert, sondern es werden auch notwendige Kenntnisse bezüglich der Optimierung von Speicherzugriffen für Mehrkernprozessoren anhand von praxisnahen Beispielen vermittelt.

Kontakt:
Deutsche Informatik-Akademie
Prinz-Albert-Str. 53
53113 Bonn
Tel: 0228 / 92129066
Fax: 0228 / 378690
E-Mail: dia(at)dia-bonn.de
www.dia-bonn.de